
CHEAT SHEET — CHƯƠNG 4

Khuếch đại vi sai (Differential Amplifiers)

Công thức tra cứu nhanh, kèm minh họa mạch/đồ thị trích từ Lecture 4 — dựa trên Razavi, Chương 4 — được mang theo khi làm bài tập/kiểm tra

Bảng ký hiệu

Vin1, Vin2	Điện áp vào 2 cực gate M1, M2	***RD, RSS***	Điện trở tải / điện trở đuôi hữu hạn
Vin,DM, Vin,CM	Thành phần vi sai = Vin1−Vin2 ; CM = (Vin1+Vin2)/2	***ro (roN, roP)***	Điện trở ra tín hiệu nhỏ (NMOS/PMOS)
Vout1, Vout2 (X,Y)	Điện áp ra 2 nhánh drain	***gm (gmN, gmP)***	Hỗ dẫn (của NMOS/PMOS)
ISS	Dòng đuôi (tail current)	***Δgm = gm1−gm2***	Độ lệch hỗ dẫn giữa 2 nhánh (mismatch)
P	Nút nguồn chung (tail node)	***ΔRD***	Độ lệch điện trở tải giữa 2 nhánh
VTH, VOV(VGT)	Áp ngưỡng ; overdrive = VGS−VTH	***CMRR***	|ADM| / |ACM−DM| — hệ số nén CM
Av, ADM	Độ lợi vi sai (differential gain)	***Cp, C1, RSS***	Tụ / trở ký sinh tại nút đuôi
ACM−DM	Độ lợi rò CM→DM (do mismatch)	***k***	Hằng số tỉ lệ của Gilbert cell (VOUT=k·Vin·Vcont)


#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
I. TÍN HIỆU ĐƠN CỰC vs. VI SAI (SINGLE-ENDED vs. DIFFERENTIAL)			
		 **(a) Single-ended and (b) differential signals**	
		(a) Tín hiệu đơn cực so với đất cố định; (b) tín hiệu vi sai dao động quanh mức CM chung (Lecture 4, slide 3)	
0	Khái niệm nền tảng — vì sao dùng cấu trúc vi sai	**Nhiễu common-mode (nguồn cấp, ghép clock...) cộng ĐỒNG PHA vào cả 2 nhánh → tự triệt tiêu khi lấy hiệu số Vout1−Vout2**	Động lực chính để mọi mạch analog nhạy nhiễu (op-amp, front-end RF, ADC, PLL...) dùng cặp vi sai thay vì tầng đơn cực

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh

Ghi nhớ / Ý nghĩa vật lý — Mục I


- Nhiễu common-mode (nguồn cấp gợn, ghép clock, ghép substrate...) cộng ĐỒNG PHA vào cả hai nhánh vi sai → tự triệt tiêu khi lấy hiệu Vout1−Vout2; đây là động lực gốc để mọi mạch analog nhạy nhiễu (op-amp, front-end RF, ADC, PLL) dùng cấu trúc vi sai thay vì đơn cực.
- Ngay cả khi đường tín hiệu chính vẫn single-ended, chỉ cần vi sai hóa và đối xứng hình học NGUỒN GÂY NHIỄU (VD định tuyến CK và CK-bar hai bên đường tín hiệu) cũng đủ triệt phần lớn nhiễu ghép — không nhất thiết bản thân tín hiệu phải vi sai.
- Mẹo nhận diện: đề bài nhắc đến PSRR, nhiễu ghép clock, hoặc yêu cầu "loại nhiễu đồng pha" → nghĩ ngay đến cấu trúc vi sai và cơ chế triệt CM này.

II. CẶP VI SAI CƠ BẢN (BASIC DIFFERENTIAL PAIR)




Cấu trúc chuẩn M1/M2 + ISS + RD, và đặc tuyến truyền đạt Vout1, Vout2, (Vout1−Vout2) theo (Vin1−Vin2) (slide 9)

1	Cấu trúc & đối xứng RD1=RD2=RD ; Vin1=Vin2	**ISS chia đều: ID1=ID2=ISS/2** Vout1=Vout2=VDD−RD·ISS/2	Điểm cân bằng đối xứng — mốc DC tham chiếu cho mọi phân tích tín hiệu nhỏ ở các mục sau



Mạch với M3 (a) hoặc Ron3 (b) làm nguồn dòng đuôi thực tế, và 3 đồ thị ID, VP, Vout theo Vin,CM (slide 10)

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
2	Dải common-mode đầu vào hợp lệ (Input CM Range) Cần M1,M2 VÀ tầng đuôi M3 đều bão hòa	**$V_{GS1}+(V_{GS3}-V_{TH3}) \le V_{in,CM} \le \min[V_{DD}-R_D \cdot I_{SS}/2+V_{TH}, V_{DD}]$**	*[ĐÃ XÁC ĐỊNH] Đối chiếu Razavi + suy luận vật lý (bullet chữ trên slide 10 ghi nhầm "VTH1", trong khi phần Notes và hình vẽ ghi "VTH3"): ký hiệu ĐÚNG là VTH3 — ngưỡng của M3 (transistor đuôi), vì cận dưới xuất phát từ điều kiện M3 bão hòa: VDS3=VP≥VGS3−VTH3. Đã sửa lỗi đánh máy trong slide, chốt dùng VTH3.*
3	Swing đầu ra tối đa cho phép Giữ M1, M2 trong bão hòa khi Vout dao động	**$V_{in,CM} - V_{TH} < V_{out} < V_{DD}$**	Vin,CM càng cao → cận dưới của Vout càng cao → swing khả dụng càng hẹp (đánh đổi với case 2)





Ex.4.2 — đặc tuyến ID1−ID2 theo ΔVin khi thay đổi W (a, b) và ISS (c) (slide 13)

4	Ảnh hưởng W và ISS lên vùng chuyển tiếp ΔVin (Ex. 4.2)	W↑ ⇒ ΔVin hẹp hơn (chuyển mạch dứt khoát hơn) ISS↑ ⇒ ΔVin rộng hơn, và dòng lái tối đa ISS cũng lớn hơn *(từ $V_{OV}=\sqrt{[2I_{SS}/(\mu_n C_{ox} \cdot W/L)]}$, theo notes)*	Hai bậc tự do thiết kế (W, ISS) định hình độ dốc gm tại gốc và dải tuyến tính của cặp vi sai


Ghi nhớ / Ý nghĩa vật lý — Mục II

- Nguồn dòng đuôi ISS (không phải nối thẳng xuống đất) là thứ TÁCH gm/độ lợi ra khỏi mức Vin,CM — thiếu ISS, gm và Vout phụ thuộc trực tiếp vào Vin,CM, một nhược điểm nghiêm trọng mà cặp vi sai được sinh ra để giải quyết.
- Input CM range hợp lệ bị kẹp bởi 2 ràng buộc ĐỘC LẬP: (i) tầng đuôi M3 phải bão hòa (cận dưới, chứa VTH3) và (ii) M1,M2 không bị đẩy vào triode do Vout quá thấp (cận trên) — luôn kiểm tra CẢ HAI khi chọn điểm phân cực, không chỉ một điều kiện.
- W↑ ⇒ đặc tuyến chuyển mạch dốc hơn (ΔVin hẹp, chuyển đổi dứt khoát); ISS↑ ⇒ vừa mở rộng ΔVin vừa tăng dòng lái tối đa — đây là hai "núm vặn" thiết kế độc lập định hình đặc tuyến truyền đạt.
- Mẹo: nếu Vin,CM nằm ngoài đoạn phẳng [V1,V2] (Ex 4.1) thì |Av| KHÔNG còn bằng gm·RD ổn định — phải xét lại vùng hoạt động (bão hòa/triode/tắt) của từng transistor trước khi áp công thức gain.

III. ĐỘ LỢI VI SAI (DIFFERENTIAL GAIN) — METHOD 1 & HALF-CIRCUIT

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
	 *(a) Method 1: M1 = CS, M2 (gate AC-ground) = suy giảm nguồn cho M1; (b) mạch Thévenin tương đương nhìn từ nguồn M2 để tính gain chéo (slide 17)*		
5	Method 1 — nửa mạch CS suy giảm nguồn Vin2 giữ ở AC ground, RS=1/gm2, matched gm1=gm2=gm	**Vout1/Vin1 = −RD/(1/gm+RS) = −(gm/2)·RD**	Chỉ MỘT nửa Vin1 thực sự rơi trên VGS hiệu dụng của M1 — phần còn lại rơi trên RS=1/gm2
6	Độ lợi chéo (cross-gain), cùng điều kiện M2 xem như tầng CG, nguồn Thévenin RT=1/gm1	**Vout2/Vin1 = RD/(1/gm+RT) = +(gm/2)·RD**	Dấu DƯƠNG (không đảo pha) — ngược dấu với Vout1/Vin1 ở case 5, cùng độ lớn
7	Tổng hợp bằng superposition (matched, ro=∞)	**Av = (Vout1−Vout2)/(Vin1−Vin2) = −gm·RD**	Hệ số 1/2 ở case 5–6 "biến mất" khi lấy hiệu số vi sai — đây là công thức độ lợi vi sai kinh điển nhất của chương
8	Half-circuit tổng quát khi gm1≠gm2 (Ex. 4.3) VD cụ thể: M2 rộng gấp đôi M1 ⇒ gm2=2gm1	**Dạng tổng quát: Vout2/Vin1 = −Gm·RD , Gm = gm1/(1+gm1/gm2)** Vout1/Vin1 = +Gm'·RD , Gm' = gm2/(1+gm2/gm1) (đối xứng vai trò) **Kết quả số (gm2=2gm1): Av = (Vout2−Vout1)/Vin1 = −(4/3)·gm1·RD**	*Lớn hơn |gm·RD| của trường hợp matching — mismatch làm độ lợi KHÔNG đơn thuần là trung bình cộng của 2 nhánh*
	 *Virtual ground tại nút đuôi P ⇒ mỗi nửa mạch là 1 tầng CS đơn, nguồn nối đất thật (slide 25)*		

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
9	Quy tắc half-circuit tổng quát (virtual ground tại P dưới kích thích vi sai thuần túy)	**|Vout1/Vin1| = gm1·RD1 ， |Vout2/Vin2| = gm2·RD2** Matched: |Av| = |(Vout1−Vout2)/(Vin1−Vin2)| = gm·RD	Cách tính nhanh nhất — thay thế hoàn toàn cho superposition dài dòng ở case 5–7; công cụ chuẩn cho mọi mạch vi sai đối xứng
10	Half-circuit có ro hữu hạn (Ex. 4.4, channel-length modulation)	**(VX−VY)/(2Vin) = −gm·(RD ‖ ro)**	Công thức độ lợi vi sai CHÍNH XÁC hơn case 7/9 (vốn ngầm giả định ro→∞) — dùng khi công nghệ kênh ngắn (ro không ≫ RD)





Phân tách bất kỳ (Vin1,Vin2) thành thành phần DM ±(Vin1−Vin2)/2 và CM (Vin1+Vin2)/2 (slide 27)

11	Phân tách DM/CM cho input bất kỳ (kể cả không đối xứng)	**Vin,DM = Vin1 − Vin2 (hoặc ±Vin,DM/2 mỗi cực)** **Vin,CM = (Vin1+Vin2)/2**	Cho phép superposition: phân tích riêng đáp ứng DM (case 7–10) và CM (mục IV), rồi cộng lại

Ghi nhớ / Ý nghĩa vật lý — Mục III

- Half-circuit (virtual ground tại nút đuôi P dưới kích thích vi sai thuần túy) là công cụ tính nhanh nhất — LUÔN ưu tiên dùng thay vì superposition dài dòng (Method 1), trừ khi cần hiểu rõ cơ chế CS+CG bên trong để giải bài mismatch.
- Hệ số 1/2 xuất hiện khi tính gain của TỪNG nhánh riêng (VD Vout1/Vin1) sẽ "biến mất" khi lấy đúng định nghĩa gain vi sai chuẩn (Vout1−Vout2)/(Vin1−Vin2) = −gm·RD — đừng nhầm gain một nhánh với gain vi sai.
- ro hữu hạn LUÔN làm giảm |Av| so với giá trị lý tưởng gm·RD (thay RD bằng RD‖ro) — công nghệ kênh càng ngắn, chênh lệch này càng lớn; đây là điểm phải đưa vào khi đối chiếu với kết quả mô phỏng SPICE.
- Khi gm1≠gm2 (mismatch kích thước), gain vi sai KHÔNG phải trung bình cộng của hai gain riêng lẻ — phải quay về half-circuit tổng quát Gm=gm1/(1+gm1/gm2) để tính đúng từng nhánh rồi cộng lại.

IV. ĐÁP ỨNG COMMON-MODE & CMRR

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
			
	Gộp M1+M2 thành 1 transistor 2gm, tải RD/2, đuôi RSS ⇒ tầng CS suy giảm nguồn quen thuộc (slide 33)		
12	Độ lợi common-mode (đuôi thực RSS hữu hạn)	**Av,CM = Vout/Vin,CM = −(RD/2) / [1/(2gm)+RSS]**	RSS→∞ (đuôi lý tưởng) ⇒ Av,CM→0. RSS càng lớn (nguồn dòng đuôi càng "tốt") ⇒ CM gain càng nhỏ
13	Bộ công thức thiết kế số liệu (Ex. 4.6) Cho W/L, μnCox, VTH, VDD, ISS → tìm Vin,CM, RD, ΔVout	VGS = √(2ID/(μnCox·W/L)) + VTH gm = √(2μnCox(W/L)·ID) RD = |Av|/gm (để đạt độ lợi vi sai mục tiêu) |ΔVX,Y| = ΔVin,CM·[(RD/2)/(RSS+1/2gm)]	*VD số: W/L=20/0.5, μnCox=50μA/V², VTH=0.6V, VDD=3V, ISS=1mA ⇒ VGS≈1.23V, Vin,CM=1.73V, RD≈3.16kΩ, và bước CM 50mV ⇒ ΔVout≈96.8mV (slide 34–35)*
			
	Mismatch tải: nhánh 1 có RD, nhánh 2 có RD+ΔRD, cùng kích thích Vin,CM qua RSS chung (slide 36)		
14	CMRR suy giảm — Cơ chế 1: mismatch tải RD (gm1=gm2 matched) Nhánh 1: RD ; nhánh 2: RD+ΔRD	**ΔVX/ΔVin,CM = −gm·RD/(1+2gm·RSS)** **ΔVY/ΔVin,CM = −gm·(RD+ΔRD)/(1+2gm·RSS)**	*ΔVX≠ΔVY ⇒ nhiễu CM thuần túy "rò" thành tín hiệu vi sai giả ở đầu ra (CM-to-DM conversion) — slide không cho công thức CMRR đóng kín riêng cho cơ chế này (khác với mismatch gm ở case 16)*

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
15	Ảnh hưởng tần số — tụ ký sinh C1 tại nút đuôi	**Tần số cao: trở kháng C1 giảm ⇒ trở kháng đuôi hiệu dụng giảm ⇒ |Av,CM| TĂNG (định tính)**	*CMRR xấu đi ở tần số cao — slide không cho công thức Ztail đóng kín tường minh, chỉ kết luận định tính (slide 38)*

$$V_X - V_Y = -\frac{g_{m1} - g_{m2}}{(g_{m1} + g_{m2})R_{SS} + 1} R_D V_{in,CM}$$

$$A_{CM-DM} = -\frac{\Delta g_m}{(g_{m1} + g_{m2})R_{SS} + 1} R_D$$


$$CMRR = \left|\frac{A_{DM}}{A_{CM-DM}}\right| = \frac{g_m R_D}{\frac{\Delta g_m R_D}{(g_{m1} + g_{m2})R_{SS} + 1}} = \frac{g_m}{\Delta g_m}(1 + 2 g_m R_{SS})$$

41

Bộ 3 công thức: VX−VY, ACM−DM, và CMRR cho trường hợp mismatch gm (slide 41)

16	CMRR suy giảm — Cơ chế 2: mismatch gm1≠gm2 (RD matched) Δgm = gm1−gm2 ; gm1+gm2≈2gm	**ACM−DM = −Δgm·RD/(1+2gm·RSS)** **CMRR = |ADM/ACM−DM| = (gm/Δgm)·(1+2gm·RSS)**	Công thức CMRR đóng kín, quan trọng nhất chương: matching gm tốt (gm/Δgm lớn) VÀ RSS lớn (đuôi cascode) đều trực tiếp cải thiện CMRR

Ex4.7) M3 and M4 suffer from a gm mismatch



$$|A_{CM-DM}| = \frac{\Delta g_m R_D}{\sqrt{1 + (g_{m3} + g_{m4})^2 \left|\frac{1}{C_p w}\right|^2}}$$

42


Ex.4.7 — CMRR hai tầng cascade, tầng 2 (M3,M4) mismatch gm + tụ ký sinh Cp tại đuôi (slide 42)

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
17	CMRR hai tầng cascade có tần số (Ex. 4.7) Tầng 2 (M3,M4) mismatch gm, tụ ký sinh Cp tại đuôi tầng 2	**|ACM−DM| = Δgm·RD / √[1+(gm3+gm4)²·|1/(Cp·ω)|²]**	*[ĐÃ XÁC ĐỊNH] Đối chiếu Razavi + phân tích thứ nguyên: ký hiệu ĐÚNG là ω (tần số góc, rad/s), KHÔNG phải "W" (độ rộng kênh) như slide 42 hiển thị "(CpW)". Trở kháng tụ là 1/(ωCp); số hạng [(gm3+gm4)·(1/(ωCp))]² chỉ vô thứ nguyên (cộng hợp lệ với số 1) khi dùng ω — dùng W (đơn vị μm) sẽ sai thứ nguyên. Đây là lỗi hiển thị ký tự Hy Lạp ω bị chuyển thành "w/W" khi trích xuất — đã sửa, chốt dùng ω.*

Ghi nhớ / Ý nghĩa vật lý — Mục IV



- Độ lợi CM khác 0 CHỈ vì trở kháng đuôi RSS hữu hạn — RSS→∞ (đuôi lý tưởng) thì Av,CM→0; đây là lý do các thiết kế đòi hỏi CMRR cao luôn dùng nguồn dòng đuôi cascode (tăng RSS hiệu dụng).
- Hai cơ chế suy giảm CMRR ĐỘC LẬP nhau: (1) mismatch RD (tải) và (2) mismatch gm (transistor vào) — cả hai đều biến nhiễu CM thuần túy thành tín hiệu vi sai giả ở đầu ra (CM-to-DM conversion); công thức CMRR đóng kín chỉ có sẵn cho cơ chế mismatch gm: CMRR=(gm/Δgm)·(1+2gm·RSS).
- Tụ ký sinh tại nút đuôi (C1 ở tầng đơn, Cp ở tầng cascade) luôn làm CMRR XẤU ĐI ở tần số cao, vì trở kháng đuôi hiệu dụng giảm khi tần số tăng — lưu ý khi thiết kế mạch băng thông rộng.
- Mẹo: đề cho "hai transistor không matching hoàn toàn" hoặc "layout lệch" → nghĩ ngay CMRR suy giảm; chọn đúng công thức theo loại mismatch (RD hay gm) được cho trong đề.


V. CẶP VI SAI VỚI TẢI MOS (DIFFERENTIAL PAIR WITH MOS LOADS)



(a) Tải PMOS diode-connected M3,M4 ; (b) tải PMOS current-source (cần CMFB) (slide 44)

18	Tải diode-connected PMOS (a) Tải current-source PMOS, Vb cố định (b)	**(a) Av = −gmN·(1/gmP ‖ roN ‖ roP) ≈ −gmN/gmP** **(b) Av = −gmN·(roN ‖ roP)**	(a) Tự ổn định DC, gain khiêm tốn (tỉ số gm). (b) Gain cao hơn nhiều (ro≫1/gm) nhưng KHÔNG tự ổn định DC — cần mạch CMFB
19	Công thức gain tổng quát cho tải diode-connected cơ bản (theo tỉ số kích thước) ID1=ID2 ; M1(NMOS) nối tiếp M2(PMOS diode-connected)	**Av = −√[μn(W/L)1 / μp(W/L)2] = −|VGS2−VTH2|/(VGS1−VTH1)**	*Gain xác định hoàn toàn bởi TỈ SỐ HÌNH HỌC, không phụ thuộc trực tiếp ID — ổn định hơn gm·RD. Overdrive M2 lớn ⇒ tốn dải swing (slide 46)*

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
	 *Nguồn dòng phụ trợ M5,M6 (0.8·ISS/2) mắc song song tải diode-connected M3,M4 để giảm dòng qua nhánh diode (slide 45)*		
20	Tăng gain bằng nguồn dòng phụ trợ (Is=0.8·I1 chảy song song diode-connected M2)	u2S2·VGT2² = (1/5)·u1S1·VGT1² (chỉ 20% dòng qua M2) **Av = √(5u1S1/u2S2) = 5·(VGT2/VGT1)**	Giảm dòng qua nhánh diode-connected ⇒ giảm gmP hiệu dụng ⇒ tăng gain đáng kể (≈5×ở VD 80% dòng rẽ nhánh) mà vẫn giữ tự ổn định DC (slide 45, 47)
	 *Cascode differential pair — chồng M3–M6 cả 2 phía NMOS/PMOS để tăng trở kháng ra (slide 48)*		
21	Cascode differential pair Cascode NMOS (M3,M4) + cascode PMOS (M5,M6) + nguồn dòng PMOS (M7,M8)	**Av ≈ gm1·[(gm3·ro3·ro1) ‖ (gm5·ro5·ro7)]**	Mỗi nhóm cascode khuếch đại trở kháng ra thêm hệ số (gm·ro) — gain có thể đạt hàng trăm–nghìn lần, đánh đổi bằng swing đầu ra hẹp hơn

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
	Ghi nhớ / Ý nghĩa vật lý — Mục V • Đánh đổi kinh điển: tải diode-connected (Av≈−gmN/gmP) tự ổn định điểm DC nhưng gain khiêm tốn; tải current-source (Av=−gmN(roN‖roP)) gain cao hơn nhiều nhưng CẦN mạch hồi tiếp common-mode (CMFB) vì không tự ổn định DC. • Thêm nguồn dòng phụ trợ song song tải diode-connected là kỹ thuật kinh điển để tăng gain mà vẫn giữ tự ổn định DC: giảm dòng qua nhánh diode ⇒ giảm gmP hiệu dụng ⇒ tăng |Av| đáng kể (không cần CMFB). • Cascode cả hai phía (NMOS lẫn PMOS) nhân thêm hệ số (gm·ro) vào trở kháng ra mỗi phía — gain có thể tăng vài trăm đến vài nghìn lần, đổi lại swing đầu ra bị thu hẹp (mỗi tầng cascode "ăn" một phần VDS,sat của dải điện áp). • Mẹo nhận diện: đề hỏi "gain không phụ thuộc dòng phân cực ID" → nghĩ tải diode-connected (tỉ số hình học); đề hỏi "gain cực đại, chấp nhận thêm mạch phụ" → tải current-source hoặc cascode.		
VI. TẾ BÀO GILBERT (GILBERT CELL)			
22	Kết hợp 2 cặp vi sai điều khiển độ lợi (VGA) trên cùng tải RD chung Cặp (M1,M2)/I1/Vcont1 và cặp (M3,M4 nối chéo)/I2/Vcont2	**Vout1+Vout2 = (ID1+ID4−ID2−ID3)·RD**	Bước trung gian tiến tới Gilbert cell đầy đủ: một cặp cho gain âm (Vcont1), một cặp cho gain dương (Vcont2)
	 *Cấu trúc Gilbert cell 6 transistor đầy đủ (quad chuyển mạch M1–M4 + cặp điều khiển M5,M6) (slide 52)*		
23	Gilbert cell hoàn chỉnh — bộ nhân tương tự (analog multiplier) Quad chuyển mạch M1–M4 (nối chéo, driven bởi Vin) + cặp vi sai đuôi M5,M6 (driven bởi Vcont)	**VOUT = k·Vin·Vcont**	*Khai triển Taylor f(Vcont) quanh điểm làm việc, giữ số hạng bậc nhất ⇒ xấp xỉ tuyến tính Vout≈k·Vin·Vcont (Ex. 4.8) — nền tảng cho mixer, modulator, AGC trong RF/analog IC (slide 52–53)*
	Ghi nhớ / Ý nghĩa vật lý — Mục VI • Gilbert cell về bản chất là "cặp vi sai lồng cặp vi sai": quad chuyển mạch M1–M4 (điều khiển bởi Vin) quyết định DẤU của gain, cặp M5,M6 (điều khiển bởi Vcont) quyết định ĐỘ LỚN của gain — chỉ khi kết hợp cả hai mới có quan hệ nhân VOUT=k·Vin·Vcont. • Bản chất bộ nhân đến từ khai triển Taylor bậc nhất của hàm gain hiệu dụng f(Vcont) quanh điểm làm việc — quan hệ tuyến tính k·Vin·Vcont CHỈ đúng khi Vcont dao động đủ nhỏ; Vcont biên độ lớn sẽ gây méo phi tuyến do các số hạng bậc cao không còn bỏ qua được. • Ứng dụng thực tế: mixer, modulator, AGC (automatic gain control) trong hệ thống RF/analog IC — bất cứ đâu cần nhân hai tín hiệu tương tự với nhau bằng mạch CMOS thuần túy.		

Lưu ý sử dụng: Chỉ dùng công thức Tầng 1 (tra cứu, không đạo hàm) cho bài tập áp dụng nhanh và mô phỏng LTspice. Muốn tự đạo hàm chi tiết (KCL tại nút đuôi P, half-circuit, Taylor expansion của Gilbert cell...) — xem lại phần Notes trong slide Lecture 4. Mọi hình minh họa trích trực tiếp từ slide Lecture 4 do giảng viên cung cấp. Hai điểm ký hiệu từng đánh dấu ⚠ ở case 2 (VTH3, không phải VTH1) và case 17 (ω, không phải "W") ĐÃ được đối chiếu Razavi + suy luận vật lý/thứ nguyên và chốt kết luận dứt điểm (đánh dấu [ĐÃ XÁC ĐỊNH] màu xanh trong bảng) — đây là lỗi đánh máy/hiển thị ký tự trong slide gốc, không phải sai sót về bản chất vật lý.

Phần A — Bài tập áp dụng nhanh

8 bài tập Tầng 1 (áp dụng trực tiếp công thức tra cứu trong bảng trên — không đạo hàm KCL/KVL), lấy cảm hứng từ các Ví dụ (Ex. 4.x) trong slide gốc nhưng đổi số liệu. Đối chiếu case liên quan ở phần Lời giải chi tiết ngay sau.

#	Đề bài
1	Cặp vi sai NMOS cơ bản: W/L=40 mỗi transistor, μnCox=100 μA/V², ISS=200 μA, RD=8 kΩ (bỏ qua ro). Tính gm tại điểm cân bằng và độ lợi vi sai Av.
2	Cho VDD=3.3 V, VTH=0.5 V, RD·(ISS/2)=1.0 V (sụt áp DC trên RD tại cân bằng), Vin,CM=1.8 V. (a) Tính cận dưới của Vout cho phép. (b) Kiểm tra Vin,CM=1.8 V có nằm trong dải CM hợp lệ không (cận trên = VDD−RD·ISS/2+VTH). (c) Nếu tăng Vin,CM thêm 0.5 V, dải swing khả dụng thay đổi thế nào?
3	Cặp vi sai matched có gm=2 mA/V, RD=10 kΩ, ro=50 kΩ mỗi transistor. Tính độ lợi vi sai CHÍNH XÁC (có xét ro) và so với giá trị lý tưởng bỏ qua ro (tính % chênh lệch).
4	Cặp vi sai có đuôi thực RSS=20 kΩ, gm=1.5 mA/V mỗi transistor, RD=6 kΩ. Tính độ lợi common-mode Av,CM.
5	Hai transistor vào có gm1=2.02 mA/V, gm2=1.98 mA/V, RSS=15 kΩ. Tính CMRR (giá trị tuyệt đối và theo dB).
6	Một cặp vi sai NMOS dùng tải PMOS diode-connected cho gain khiêm tốn nhưng tự ổn định DC; một cặp khác thay bằng tải PMOS current-source (gate nối Vb cố định) cho gain cao hơn nhiều. Mạch nào CẦN thêm mạch CMFB? Giải thích vì sao bằng lý luận vật lý (không cần tính số).
7	Cặp vi sai với tải diode-connected PMOS: μn(W/L)1=400 μA/V² (NMOS vào), μp(W/L)2=100 μA/V² (PMOS tải). Tính độ lợi Av theo công thức tỉ số hình học.
8	Trong Gilbert cell, nếu biên độ Vcont dao động LỚN (không còn nhỏ quanh điểm làm việc), quan hệ VOUT=k·Vin·Vcont còn đúng không? Giải thích bằng khai triển Taylor của f(Vcont).

Phần B — Lời giải chi tiết

Bài 1 — Gain cặp vi sai cơ bản (áp dụng case #1, #7)

Bước 1: Case #1 → tại điểm cân bằng, ID1=ID2=ISS/2 = 200/2 = 100 µA mỗi nhánh. Áp dụng case #7 cho gain: Av = −gm·RD, cần tính gm trước.

Bước 2: kn = µnCox·(W/L) = 100 µA/V² × 40 = 4000 µA/V² = 4 mA/V². gm = √(2·kn·ID) = √(2 × 4 mA/V² × 100 µA) = **0.894 mA/V**.

Bước 3: Av = −gm·RD = −0.894 mA/V × 8 kΩ = **−7.16** (độ lợi vi sai không đảo dấu quy ước, độ lớn |Av|≈7.16).

Bài 2 — Swing đầu ra & dải CM hợp lệ (áp dụng case #2, #3)

Bước 1: Case #3 cho cận dưới Vout: Vout > Vin,CM − VTH = 1.8 − 0.5 = **1.3 V**. Vậy dải swing hợp lệ tại Vin,CM=1.8V là 1.3V < Vout < 3.3V (biên độ tối đa ~2.0V).

Bước 2: Case #2 cho cận trên của Vin,CM: VDD − RD·(ISS/2) + VTH = 3.3 − 1.0 + 0.5 = 2.8V. Vì Vin,CM=1.8V ≤ 2.8V (và ≤VDD) → **Vin,CM=1.8V nằm trong dải CM hợp lệ.**

Bước 3: Nếu Vin,CM tăng thêm 0.5V → 2.3V: cận dưới Vout mới = 2.3−0.5 = 1.8V (gần cận trên 2.8V hơn), swing khả dụng co lại còn 3.3−1.8 = **1.5V** (so với 2.0V ban đầu). Kết luận: Vin,CM càng cao thì swing đầu ra khả dụng càng hẹp — đúng trade-off đã nêu ở Ghi nhớ Mục II.

Bài 3 — Gain có xét ro hữu hạn (áp dụng case #10)

Bước 1: Case #10 → Av,thực = −gm·(RD‖ro), thay vì Av,lý tưởng = −gm·RD (case #7/#9, ngầm giả định ro→∞).

Bước 2: RD‖ro = (10kΩ×50kΩ)/(10kΩ+50kΩ) = 500,000/60,000 = 8.33 kΩ. Av,thực = −2 mA/V × 8.33 kΩ = **−16.67**. Av,lý tưởng = −2 mA/V × 10 kΩ = **−20**.

Bước 3: Chênh lệch = (20−16.67)/20 = **16.7%** — bỏ qua ro làm sai lệch đáng kể ở công nghệ kênh ngắn (ro không ≫ RD), khớp với Ghi nhớ Mục III.

Bài 4 — Độ lợi common-mode (áp dụng case #12)

Bước 1: Case #12 → Av,CM = −(RD/2) / [1/(2gm) + RSS].

Bước 2: RD/2 = 3 kΩ; 1/(2gm) = 1/(2×1.5 mA/V) = 0.333 kΩ. Mẫu số = 0.333 kΩ + 20 kΩ = 20.33 kΩ.

Bước 3: Av,CM = −3 kΩ / 20.33 kΩ = **−0.148** (rất nhỏ vì RSS lớn — đuôi gần lý tưởng, đúng như Ghi nhớ Mục IV).

Bài 5 — CMRR do mismatch gm (áp dụng case #16)

Bước 1: Case #16 → CMRR = (gm/Δgm)·(1+2gm·RSS), với Δgm=gm1−gm2, gm≈(gm1+gm2)/2.

Bước 2: Δgm = 2.02−1.98 = 0.04 mA/V; gm ≈ 2.00 mA/V ⇒ gm/Δgm = 2.00/0.04 = 50. 2gm·RSS = 2×2 mA/V×15 kΩ = 60 ⇒ (1+2gm·RSS) = 61.

Bước 3: CMRR = 50 × 61 = **3050** (≈ **69.7 dB**, vì 20·log10(3050)≈69.7dB) — matching gm tốt (Δgm nhỏ) VÀ RSS lớn cùng góp phần cho CMRR cao.

Bài 6 — Diode-connected vs. current-source load & CMFB (áp dụng case #18)

Bước 1: Case #18(a) — tải diode-connected có gate nối trực tiếp vào chính drain của nó (Vgs=Vds), tạo hồi tiếp âm nội tại tự ép dòng/áp về đúng điểm cân bằng ⇒ điểm DC ở Vout luôn tự xác lập, KHÔNG cần thêm mạch gì.

Bước 2: Case #18(b) — tải current-source có gate nối cố định vào Vb (độc lập với Vout), nên không có cơ chế hồi tiếp nào ép Vout về một điểm DC xác định — trở kháng ra rất cao (roN‖roP) khiến Vout,DC dễ trôi dạt theo sai lệch dòng/quy trình.

Kết luận: **mạch tải current-source (b) CẦN thêm mạch hồi tiếp common-mode (CMFB)** để cảm biến và ổn định lại điểm DC ở Vout; tải diode-connected (a) tự ổn định, không cần CMFB, đổi lại gain thấp hơn nhiều.

Bài 7 — Gain tải diode-connected theo tỉ số hình học (áp dụng case #19)

Bước 1: Case #19 → Av = −√[µn(W/L)1 / µp(W/L)2].

Bước 2: Av = −√(400 µA/V² / 100 µA/V²) = −√4 = **−2** (|Av|=2 — gain khiêm tốn, đúng đặc điểm tải diode-connected cơ bản đã nêu ở Ghi nhớ Mục V).

Bài 8 — Giới hạn tuyến tính của Gilbert cell (áp dụng case #23)

Bước 1: Case #23 → Vout = Vin·f(Vcont), khai triển Taylor: f(Vcont) ≈ f(V0) + f′(V0)(Vcont−V0) + (1/2)f″(V0)(Vcont−V0)² + ...

Bước 2: Với điểm phân cực đối xứng triệt tiêu số hạng hằng số f(V0)=0, và Vcont dao động NHỎ quanh V0, số hạng bậc nhất k·(Vcont−V0) chiếm ưu thế ⇒ Vout≈k·Vin·Vcont đúng như case #23.

Kết luận: **khi Vcont dao động LỚN, các số hạng bậc cao (bậc 2 trở lên) không còn bỏ qua được** ⇒ Vout không còn tỉ lệ thuần túy với Vcont, xuất hiện méo phi tuyến (sản phẩm xuyên điều chế) — Gilbert cell chỉ là bộ nhân TUYẾN TÍNH SẠCH trong giới hạn tín hiệu nhỏ.